DIALOG(R)File 351:Derwent WPI (c) 2006 Thomson Derwent. All rts. reserv.

015007353 \*\*Image available\*\*
WPI Acc No: 2003-067870/200306
XRPX Acc No: N03-052631

Master-slave data transmission especially via serial peripheral interface data packets for use in process control systems, etc. to provide synchronized data transmission between master or microcontroller and slaves such as sensors

Patent Assignee: BOSCH GMBH ROBERT (BOSC)

Inventor: HENNE A; OTTERBACH J; SCHUMACHER H; TAUFER P; TSCHENTSCHER H

Number of Countries: 021 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week WO 200293394 A2 20021121 WO 2002DE1337 A 20020411 200306 B DE 10123839 A1 20021128 DE 1023839 A 20010516 200306

Priority Applications (No Type Date): DE 1023839 A 20010516
Patent Details:
Patent No. Kind Lan Pg. Main IPC. Filing Notes

Patent No Kind Lan Pg Main IPC Filing Notes WO 200293394 A2 G 11 G06F-015/16

Designated States (National): JP US

Designated States (Regional): AT BE CH CY DE DK ES FI FR GB GR IE IT LU

MC NL PT SE TR

DE 10123839 A1 G06F-013/38

Abstract (Basic): WO 200293394 A2

NOVELTY - Master-slave data transmission method in which a slave sends a first request data packet to the master so that a response is issued by the master in the form of the first bit of a second data packet. The response packet is sent during receipt of the first data packet. To this end the processing time in the slave and the transmission time from the slave to the master are the same as the bit time.

DETAILED DESCRIPTION - The method is implemented in a control device, especially using SPI (serial peripheral interface) data packets. Typically a microcontroller is the master, while a peripheral sensor or actuator is a slave.

USE - Master-slave data transmission especially via SPI data packets for use in process control systems, etc.

ADVANTAGE - The invention enables synchronized data transmission with data bits transmitted with a predefined transmission rate.

DESCRIPTION OF DRAWING(S) - Figure shows a request and response packet.

pp; 11 DwgNo 3/4

Title Terms: MASTER; SLAVE; DATA; TRANSMISSION; SERIAL; PERIPHERAL;

INTERFACE; DATA; PACKET; PROCESS; CONTROL; SYSTEM; SYNCHRONISATION; DATA;

TRANSMISSION; MASTER; SENSE

Derwent Class: T01; W01

International Patent Class (Main): G06F-013/38; G06F-015/16

File Segment: EPI

Manual Codes (EPI/S-X): T01-F06; T01-J07B; T01-M02D; T01-N02A3B; W01-A03B;

W01-A06G2

# 19 BUNDESREPUBLIK **DEUTSCHLAND**

# **® Offenlegungsschrift** <sub>®</sub> DE 101 23 839 A 1

(f) Int. Cl.<sup>7</sup>:

G 06 F 13/38



**DEUTSCHES** PATENT- UND MARKENAMT (7) Aktenzeichen: 101 23 839.8 (2) Anmeldetag: 16. 5.2001

28. 11. 2002 ④ Offenlegungstag:

(7) Anmelder:

Robert Bosch GmbH, 70469 Stuttgart, DE

② Erfinder:

Otterbach, Jens, 57482 Wenden, DE; Schumacher, Hartmut, 71691 Freiberg, DE; Taufer, Peter, 71272 Renningen, DE; Henne, Achim, 74343 Sachsenheim, DE; Tschentscher, Harald, 71723 Großbottwar, DE

66 Entgegenhaltungen:

DE 198 13 923


## Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

- (A) Verfahren zur Datenübertragung zwischen einem Master und wenigstens einem Slave
- Es wird ein Verfahren zur Datenübertragung zwischen einem Master und wenigstens einem Slave vorgeschlagen, bei dem eine Aufforderung des Masters mit einem ersten Datentelegramm bereits durch eine Antwort während des Empfangs des ersten Datentelegramms durch das erste Bit eines zweiten Datentelegramms vorgenommen wird, zumindest sollte das Antwortdatentelegramm jedoch während des ersten Datentelegramms erfolgen. Dies wird dadurch erreicht, dass die Verarbeitungsdauer im Slave und die Übertragungszeit vom Slave zum Master genauso groß ist wie die Bitdauer. Das erfindungsgemäße Verfahren wird vorteilhafterweise in einem Steuergerät durchgeführt, und zwar mit SPI (Serial Peripherial Interface)-Datentelegrammen. Insbesondere wird als Master ein Mikrocontroller verwendet und als Slave ein Schnittstellenbaustein, an den periphere Sensoren anschließbar sind.

Bit-configuration:

Bit	15	14	13	12	11	10	. 9	8	7	.6	5	4	3	2	Ψ,	0	
SI	1	Chennel address					Read Sensor data										
S0	x	x	x	Ċ		ely id	10 Bit sensor deto										



### Beschreibung

#### Stand der Technik

[0001] Die Erfindung geht aus von einem Verfahren zur 5 Datenübertragung zwischen einem Master und wenigstens einem Slave nach der Gattung des unabhängigen Patentanspruchs.

[0002] Es ist bereits bekannt, eine Master-Slave-Kommunikation durchzuführen, wobei der Master dem wenigstens 10 einen Slave eine Aufforderung für eine Informationsübertragung mittels eines Datentelegramms überträgt.

#### Vorteile der Erfindung

[0003] Das erfindungsgemäße Verfahren zur Datenübertragung zwischen einem Master und wenigstens einem Slave mit den Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, dass innerhalb des ersten Datentelegramms, das vom Master zu dem Slave mit 20 der Aufforderung übertragen wird, bereits das erste Bit der Antwort des Slaves bei dem Master vorliegt. Dabei ist die Verarbeitungsgeschwindigkeit und die Übertragungszeit des Slaves bzw. vom Slave zum Master zusammen so groß wie die Bitdauer. D. h. es liegt zwischen Empfangen und Senden ein Bit Pause vor. Dies stellt die höchste Anforderung dar. Es ist weiterhin möglich, dass bei Daten, die eine nicht so hohe zeitliche Anforderung aufweisen, zumindest innerhalb des ersten Datentelegramms eine Antwort erfolgt. Es kann demnach mehr als ein Bit Pause vorliegen. Hauptvorteil der 30 Erfindung ist daher, dass die Rückmeldung insbesondere mit Sensorwerten in einem Steuergerät, wo der Master der Prozessor und ein Slave ein IC ist, mit minimaler Zeitverzögerung durchgeführt wird. Dies steigert die Leistungsfähigkeit des Systems, in dem sich das Steuergerät befindet. Insbeson- 35 dere für Rückhaltesysteme ist solch eine minimale Zeitverzögerung von eminenter Bedeutung, um letztlich eine optimale Insassensicherung zu gewährleisten.

[0004] Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte 40 Verbesserungen des im unabhängigen Patentanspruch angegebenen Verfahrens zur Datenübertragung zwischen einem Master und dem wenigstens einen Slave möglich.

[0005] Besonders vorteilhaft ist, dass die Datenübertragung synchron durchgeführt wird, so dass die übertragenen 45 Bits in einem vorgegebenen Takt übertragen werden.

[0006] Weiterhin ist es von Vorteil, dass die Datenübertragung vom Master zu dem Slave auf einer ersten Leitung durchgeführt wird, während die Datenübertragung vom Slave zu dem Master auf einer zweiten Leitung durchgeführt wird. Damit werden Multiplextechniken wie Frequenzmultiplex und Zeitmultiplex vermieden und die erfindungsgemäße Übertragung wird einfacher gestaltet, da für jede Übertragung eine eigene Leitung vorhanden ist. Es liegt also ein Raummultiplex vor.

[0007] Darüber hinaus ist es von Vorteil, dass die Datenübertragung in einem Steuergerät mit SPI-Datentelegrammen durchgeführt wird, wobei SPI Serial Peripherial Interface bedeutet. Dies ist eine Datenübertragung, die in Steuergeräten üblich ist und die die Verwendung von fünf getrennten, aber parallelen Leitungen erfordert. Jeweils eine Leitung ist für die Datenübertragung von dem Master zu dem Slave und umgekehrt vorgesehen, eine weitere Leitung ist für den Takt vorgesehen, eine vierte Leitung dient dem Master zur Auswahl des ICs, von dem der Master eine Antwort erwartet, und eine fünfte Leitung ist die sogenannte Enable-Leitung, die die Kommunikation über SPI freigibt.

[0008] Desweiteren ist es von Vorteil, dass in den Datente-

legrammen von dem Master zum Slave eine Aufforderung zum Lesen von Sensordaten übertragen wird und in dem Antwortdatentelegramm von dem Slave zu dem Master dann eine Kennung für die Sensordaten zurück übertragen wird. Diese Kennung kann einerseits sein, dass keine Sensordaten vorliegen, dass Beschleunigungsdaten vorliegen oder dass Sensordaten von anderen Sensoren, beispielsweise von Drucksensoren, vorliegen.

[0009] Schließlich ist es auch von Vorteil, dass eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens vorliegt, wobei der Master in einem Steuergerät ein
Prozessor, ein Mikrocontroller, ist und der wenigstens eine
Slave ein Schnittstellenbaustein ist, an den dann periphere
Sensoren, wie Beschleunigungssensoren und Drucksenso15 ren, angeschlossen sind.

#### Zeichnung

[0010] Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigt Fig. 1 ein Blockschaltbild der erfindungsgemäßen Vorrichtung, Fig. 2 ein Flußdiagramm des erfindungsgemäßen Verfahrens, Fig. 3 ein Anforderungsdatentelegramm und ein Antwortdatentelegramm und Fig. 4 einen Aufbau einer SPI-Leitung.

#### Beschreibung

[0011] Bei einem Steuergerät, bei dem eine Master-Slave-Kommunikation zwischen einem Prozessor als dem Master und den vorhandenen ICs als den Slaves durchgeführt wird, weist jeder IC eine Kennung auf, die beim Start oder bei einem Reset des Steuergeräts von dem Prozessor abgefragt wird. Um diese möglichst schnell zu verarbeiten und um dann möglichst rasch komplett betriebsbereit zu sein, wird erfindungsgemäß bereits während des Empfangs des Anforderungsdatentelegramms des Masters die Antwort des jeweiligen ICs zu dem Master zurück übertragen. Dabei ist im schnellsten Fall dann die Übertragungszeit und die Verarbeitungsgeschwindigkeit im jeweiligen IC als dem Slave zusammen so groß wie die Bitdauer. Die Antwort sollte jedoch zumindest innerhalb des ersten Datentelegramms bereits erfolgen

[0012] Die SPI (Serial Peripherial Interface)-Übertragung ist die Datenübertragung zwischen einem Master, einem Prozessor, und mehreren Slaves, das sind die einzelnen Bausteine in einem Steuergerät wie der erfindungsgemäße Schnittstellenbaustein oder eine Zündkreisansteuerung, die zur Überwachung und Zündung der Zündmittel für die Rückhaltemittel verwendet wird. Die SPI-Übetragung ist cinc bidirektionale und synnchrone Übertragung. Fig. 4 zeigt eine SPI-Leitung, die selbst fünf einzelne, parallele Leitungen aufweist. Da es sich um eine synchrone Übertragung handelt, ist eine Taktleitung mit Clk gekennzeichnet vorhanden. Für die Datenübertragung von dem Master zu einem Slave ist die MOSI (Master-Out-Slave-In)-Leitung vorhanden, für die Datenübertragung von einem Slave zu dem Master ist hingegen die MISO (Master-In-Slave-Out)-Leitung vorhanden. Um den entsprechenden Slave auszuwählen, wird die CS (Chip Select) Leitung verwendet. Um die SPI-Datenübertragung freizugeben, wird eine Enable-Leitung, hier mit EN gekennzeichnet, verwendet. Die SPI-Leitung geht vom Master aus und verzweigt sich dann zu den einzelnen Slaves, wobei die SPI-Leitung aber immer die fünf einzelnen Leitungen aufweist.

[0013] In Fig. 1 ist als Blockschaltbild eine erfindungsgemäße Vorrichtung dargestellt. Ein Steuergerät 5 weist einen Prozessor 1 als Master und einen Schnittstellenbaustein 3



sowie einen Sicherheitsbaustein 2 als Slaves auf. Die Slaves 2 und 3 sind über Datenein-/-ausgänge an den Master 1 angeschlossen. Die Datenübertragung erfolgt mittels SPI-Datentelegrammen. Daher sind die Verbindungen zwischen dem Master und den jeweiligen Slaves durch die obengenannten fünf Leitungen realisiert. Es ist möglich, dass weitere Bausteine als Slaves sich im Steuergerät 5 befinden.

[0014] An den Schnittstellenbaustein 3 ist an einen Dateneingang ein Sensor 4 angeschlossen, der sich außerhalb des Steuergeräts 5 befindet. Damit ist der Beschleunigungssensor 4 ein peripherer Sensor. Der Sensor 4 kann beispielsweise zur Seitenaufprallsensierung verwendet werden. Es ist möglich, dass weitere Sensoren an den Schnittstellenbaustein 3 angeschlossen sind. Der Sensor 4 überträgt hier unidirektional seine Sensorwerte direkt nach dem Beginn der elektrischen Versorgung, die vom Schnittstellenbaustein 3 vorgenommen wird. Es wird dabei eine Strommodulation vorgenommen, wobei eine Manchestercodierung eingesetzt wird. Letztlich sind dann die Datentelegramme des Sensors auf dem Gleichstrompegel, den der Schnittstellenbaustein 3 zur elektrischen Energieversorgung an den Sensor 4 überträgt.

[0015] Der Master 1 überträgt beim Systemstart Anforderungsdatentelegramme an die Slaves 2 und 3, um eine Kennung zurück zu erhalten und gegebenenfalls vom Schnittstellenbaustein 3 Sensordaten zu bekommen. Während der Bitdauer des ersten Bits dieses Anforderungsdatentelegramms senden die Slaves 2 und 3 bereits das erste Bit des Antwortdatentelegramms. Dabei ist dann die Verarbeitungsgeschwindigkeit in den Slaves 2 und 3 sowie die Übertragungszeit von den Slaves 2 und 3 zu dem Master 1 genauso groß wie die Bitdauer. Dadurch erscheint es dem Master 1 so, als ob die Antwort gleichzeitig mit dem Senden des Anforderungsdatentelegramms kommt.

[0016] Alternativ ist es auch möglich, dass das Antwortte- 35 legramm zumindest innerhalb des Anforderungsdatentelegramms erfolgt.

[0017] Fig. 2 zeigt ein Flußdiagramm des erfindungsgemäßen Verfahrens. In Verfahrensschritt 6, mit Demand bezeichnet, übersendet der Master 1 ein Anforderungsdatentelegramm und empfängt dann in Verfahrensschritt 7 ein Antwortdatentelegramm. Da die Zeiten nun so bemessen sind, dass während der ersten Bitdauer bereits das erste Antwortbit am Master 1 anliegt, ist es für das Steuergerät 5 so, als ob das Antwortdatentelegramm von dem Slave gleichzeitig 45 zum Anforderungsdatentelegramm gesendet wird. Verfahrensschritt 7 ist daher als Response gekennzeichnet.


[0018] Fig. 3 zeigt ein Anforderungsdatentelegramm mit seiner Bitkonfiguration in der Zeile SI und das dann scheinbar parallel anliegende Antwortdatentelegramm in der Zeile 50 SO. Bit 15 ist jeweils das erste Bit. Während dieser Bitdauer wird bereits das erste Antwortbit von dem Slave 3 oder 2 zu dem Master 1 übertragen. Dies wird für alle weiteren Bits so gehandhabt. Die Bits 14 und 13 der Zeile SI werden für Sensoren verwendet, die mehr als einen Kanal haben, also bei- 55 spielsweise Beschleunigungswerte in X- und Y-Richtung eines peripheren Beschleunigungssensors 4. Im Bit 9 wird gesetzt, dass Sensordaten angefordert werden. Daher ist dies mit Read-Sensor-Data bezeichnet. In der Zeile SO im Bit 12 wird der selektierte Kanal angezeigt, mit den Bits 11 und 10 60 die sogenannte Safety-ID, die bezeichnet, ob Sensordaten vorliegen, ob Beschleunigungsdaten vorliegen oder ob andere Sensordaten vorliegen, beispielsweise Druckdaten. Dies wird durch die beiden Bits, hier mit 00, dass keine Sensordaten vorliegen, mit 01, dass Beschleunigungsdaten vor- 65 liegen und mit 10, dass Sensoraten von anderen Sensoren vorliegen, codiert. In den Bits 9 bis 0 werden dann über zehn Bits Sensordaten übertragen.


#### Patentansprüche

- 1. Verfahren zur Datenübertragung zwischen einem Master (1) und wenigstens einem Slave (2, 3), wobei der Master (1) dem wenigstens einen Slave (2, 3) eine Aufforderung mittels eines ersten Datentelegramms (SI) überträgt, dadurch gekennzeichnet, dass der wenigstens eine Slave (2, 3) während des Empfangs ersten Datentelegramms (SI) eine Antwort auf die Aufforderung mit einem zweiten Datentelegramm (SO) zu dem Master (1) überträgt.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Datenübertragung synchron durchgeführt wird.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Datenübertragung von dem Master (1) zu dem wenigstens einen Slave (2, 3) auf einer ersten Leitung (MOSI) und von dem wenigstens einen Slave (2, 3) zu dem Master (1) auf einer zweiten Leitung (MISO) durchgeführt wird.
- 4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Datenübertragung in einem Steuergerät (5) mit SPI-Datentelegrammen durchgeführt wird.
- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Datentelegramm (SI) mit der Aufforderung zum Lesen von Sensordaten und das zweite Datentelegramm (SO) mit einer Kennung für die Sensorendaten übertragen wird.
  6. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Vorrichtung einen Master (1) und wenigstens einen Slave (2, 3) aufweist.
- 7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass der Master als Prozessor (1) und der wenigstens eine Slave als Schnittstellenbaustein (3) ausgebildet sind.
- 8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass der Prozessor (1) und der Schnittstellenbaustein (3) sich in einem Steuergerät (5) befinden.

Hierzu 1 Seite(n) Zeichnungen







Bit-configuration:

Bit	15	14	13	12	11	10	9	8	7	. 6	5	4	3	2	1	0	
SI	1	Channel address		X			Read Sensor data										
SO	X	X	x	0	Saf	ety id	10 Bit sensor data										

Fig. 3

MOS
MISO
CS
CLK
EN
i

Fig. 4